简单的I2C协议理解-白红宇

简单的I2C协议理解

阅读量：6694 次

发布时间：2019-06-25

本文共 4536 字，大约阅读时间需要 15 分钟。

一. 技术性能:

工作速率有100K和400K两种；

支持多机通讯；

支持多主控模块，但同一时刻只允许有一个主控；

由数据线SDA和时钟SCL构成的串行总线；

每个电路和模块都有唯一的地址；

每个器件可以使用独立电源

二. 基本工作原理:

以启动信号START来掌管总线，以停止信号STOP来释放总线；

每次通讯以START开始，以STOP结束；

启动信号START后紧接着发送一个地址字节，其中7位为被控器件的地址码，一位为读/写控制位R/W,R. /W位为0表示由主控向被控器件写数据，R/W为1表示由主控向被控器件读数据；

当被控器件检测到收到的地址与自己的地址相同时，在第9个时钟期间反馈应答信号；

每个数据字节在传送时都是高位(MSB)在前；

写通讯过程:

1. 主控在检测到总线空闲的状况下，首先发送一个START信号掌管总线；

2. 发送一个地址字节(包括7位地址码和一位R/W)；

3. 当被控器件检测到主控发送的地址与自己的地址相同时发送一个应答信号(ACK)；

4. 主控收到ACK后开始发送第一个数据字节；

5. 被控器收到数据字节后发送一个ACK表示继续传送数据，发送NACK表示传送数据结束；

6. 主控发送完全部数据后，发送一个停止位STOP，结束整个通讯并且释放总线；

读通讯过程:

1. 主控在检测到总线空闲的状况下，首先发送一个START信号掌管总线；

2. 发送一个地址字节(包括7位地址码和一位R/W)；

3. 当被控器件检测到主控发送的地址与自己的地址相同时发送一个应答信号(ACK)；

4. 主控收到ACK后释放数据总线，开始接收第一个数据字节；

5. 主控收到数据后发送ACK表示继续传送数据，发送NACK表示传送数据结束；

6. 主控发送完全部数据后，发送一个停止位STOP，结束整个通讯并且释放总线；

四. 总线信号时序分析

1. 总线空闲状态

SDA和SCL两条信号线都处于高电平，即总线上所有的器件都释放总线，两条信号线各自的上拉电阻把电平拉高；

2. 启动信号START

时钟信号SCL保持高电平，数据信号SDA的电平被拉低(即负跳变)。启动信号必须是跳变信号，而且在建立该信号前必修保证总线处于空闲状态；

3. 停止信号STOP

时钟信号SCL保持高电平，数据线被释放，使得SDA返回高电平(即正跳变)，停止信号也必须是跳变信号。

4. 数据传送

SCL线呈现高电平期间，SDA线上的电平必须保持稳定，低电平表示0(此时的线电压为地电压)，高电平表示1(此时的电压由元器件的VDD决定)。只有在SCL线为低电平期间，SDA上的电平允许变化。

5. 应答信号ACK

I2C总线的数据都是以字节(8位)的方式传送的，发送器件每发送一个字节之后，在时钟的第9个脉冲期间释放数据总线，由接收器发送一个ACK(把数据总线的电平拉低)来表示数据成功接收。

6. 无应答信号NACK

在时钟的第9个脉冲期间发送器释放数据总线，接收器不拉低数据总线表示一个NACK，NACK有两种用途:

a. 一般表示接收器未成功接收数据字节；

b. 当接收器是主控器时，它收到最后一个字节后，应发送一个NACK信号，以通知被控发送器结束数据发送，并释放总线，以便主控接收器发送一个停止信号STOP。

五. 寻址约定

地址的分配方法有两种:

1. 含CPU的智能器件，地址由软件初始化时定义，但不能与其它的器件有冲突；

2. 不含CPU的非智能器件，由厂家在器件内部固化，不可改变。

高7位为地址码，其分为两部分:

1. 高4位属于固定地址不可改变，由厂家固化的统一地址；

2. 低三位为引脚设定地址，可以由外部引脚来设定(并非所有器件都可以设定)；

===============================================

I2C（Inter－Integrated Circuit）总线是由公司开发的两线式串行总线，用于连接及其外围设备。是微电子通信控制领域广泛采用的一种总线标准。它是同步通信的一种特殊形式，具有接口线少，控制方式简单，器件封装形式小，通信速率较高等优点。

I2C 总线支持任何生产过程(NMOS CMOS、双极性）。两线――串行数据（SDA）和串行时钟（SCL）线在连接到总线的器件间传递信息。每个器件都有一个唯一的地址识别（无论是——MCU、驱动器、存储器或键盘接口），而且都可以作为一个发送器或接收器（由器件的功能决定）。很明显，LCD 驱动器只是一个接收器，而存储器则既可以接收又可以发送数据。除了发送器和接收器外器件在执行数据传输时也可以被看作是主机或从机（见表1）。主机是初始化总线的数据传输并产生允许传输的时钟信号的器件。此时，任何被寻址的器件都被认为是从机。

特征

1、只要求两条总线线路：一条串行数据线SDA，一条串行时钟线SCL；

2、每个连接到总线的器件都可以通过唯一的地址和一直存在的简单的主机/从机关系软件设定地址，主机可以作为主机发送器或主机接收器；

3、它是一个真正的多主机总线，如果两个或更多主机同时初始化，数据传输可以通过冲突检测和仲裁防止数据被破坏；

4、串行的8 位双向数据传输位速率在标准模式下可达100kbit/s，快速模式下可达400kbit/s，高速模式下可达3.4Mbit/s；

5、连接到相同总线的IC 数量只受到总线的最大电容400pF 限制。

术语

发送器：发送数据到总线的器件；

接收器：从总线接收数据的器件；

主机：启动数据传送并产生时钟信号的设备；

从机：被主机寻址的器件；

多主机：同时有多于一个主机尝试控制总线但不破坏传输；

主模式：用I2CNDAT支持自动字节计数的模式；位I2CRM,I2CSTT,I2CSTP控制数据的接收和发送；

从模式：发送和接收操作都是由I2C模块自动控制的；

仲裁：是一个在有多个主机同时尝试控制总线但只允许其中一个控制总线并使传输不被破坏

的过程；

同步：两个或多个器件同步时钟信号的过程。

位传输

由于连接到I2C 总线的器件有不同种类的工艺（、、、双极性），逻辑0（低）和逻辑1（高）的电平不是固定的，它由电源VCC的相关电平决定，每传输一个数据位就产生一个时钟脉冲。

在传输数据的时候，SDA线必须在时钟的高电平周期保持稳定，SDA的高或低电平状态只

I2C位传输数据有效性

有在SCL 线的时钟信号是低电平时才能改变。

起始停止

SCL 线是高电平时，SDA 线从高电平向低电平切换，这个情况表示起始条件；

SCL 线是高电平时，SDA 线由低电平向高电平切换，这个情况表示停止条件。

起始和停止条件一般由主机产生，总线在起始条件后被认为处于忙的状态

起始和停止条件

数据传输

字节格式

发送到SDA 线上的每个字节必须为8 位，每次传输可以发送的字节数量不受限制。每个字节后必须跟一个响应位。首先传输的是数据的最高位（MSB），如果从机要完成一些其他功能后（例如一个内部中断服务程序）才能接收或发送下一个完整的数据字节，可以使时钟线SCL 保持低电平，迫使主机进入等待状态，当从机准备好接收下一个数据字节并释放时钟线SCL 后数据传输继续。

应答响应

数据传输必须带响应，相关的响应时钟脉冲由主机产生。在响应的时钟脉冲期间发送器释放SDA 线（高）。

在响应的时钟脉冲期间，接收器必须将SDA 线拉低，使它在这个时钟脉冲的高电平期间保持稳定的低电平。

通常被寻址的接收器在接收到的每个字节后，除了用C 地址开头的数

I2C总线数据传输和应答

据，必须产生一个响应。当从机不能响应从机地址时（例如它正在执行一些实时函数不能接收或发送），从机必须使数据线保持高电平，主机然后产生一个停止条件终止传输或者产生重复起始条件开始新的传输。

如果从机接收器响应了从机地址，但是在传输了一段时间后不能接收更多数据字节，主机必须再一次终止传输。这个情况用从机在第一个字节后没有产生响应来表示。从机使数据线保持高电平，主机产生一个停止或重复起始条件。

如果传输中有主机接收器，它必须通过在从机不产生时钟的最后一个字节不产生一个响应，向从机发送器通知数据结束。从机发送器必须释放数据线，允许主机产生一个停止或重复起始条件。

时钟同步

所有主机在SCL线上产生它们自己的时钟来传输I2C总线上的报文。数据只在时钟的高电平周期有效，因此需要一个确定的时钟进行逐位仲裁。

时钟同步通过线与连接I2C 接口到SCL 线来执行。这就是说SCL 线的高到低切换会使器件开始数它们的低电平周期，而且一旦器件的时钟变低电平，它会使SCL 线保持这种状态直到到达时钟的高电平。但是如果另一个时钟仍处于低电平周期，这个时钟的低到高切换不会改变SCL 线的状态。因此SCL 线被有最长低电平周期的器件保持低电平。此时低电平周期短的器件会进入高电平的等待状态。

当所有有关的器件数完了它们的低电平周期后，时钟线被释放并变成高电平。之后，器件时钟和SCL线的状态没有差别，而且所有器件会开始数它们的高电平周期。首先完成高电平周期的器件会再次将SCL线拉低。

这样产生的同步SCL 时钟的低电平周期由低电平时钟周期最长的器件决定，而高电平周期由高电平时钟周期最短的器件决定。